ich träume schon länger von einer Hauptplatine mit Aladdin V Chipsatz, welche die vollen 4 GiB RAM cachen kann, die im Datenblatt so vollmundig beworben werden.
Ja ich weiß, es gibt keinen vernünftigen Einsatzzweck dafür und mehr als 1,5 GiB RAM kann man auf keine Platine stecken - jedenfalls soweit mir bekannt ist. Ich würde aber gerne GATs x264 Benchmark mit unterschiedlichen Sockel 7-CPUs bei gleichem Takt für einen Architekturvergleich durchlaufen lassen. Damit dabei die K6-III/III+/2+ dann mit 1 GiB RAM keinen unfairen Vorteil wegen ihres internen L2-Caches haben, der 4 GiB RAM abdeckt, bräuchte ich halt eine Platine, die mehr als 512 MiB RAM cachen kann.
Leider hat aber, so wie es aussieht, außer Asus kein Hersteller eine Platine mit 1 MiB L2-Cache herausgebracht. Im Handbuch zum Asus P5A findet man auf Seite 11 lediglich einen vagen Hinweis, daß man den üblichen 512 kiB SRAM möglicherweise durch einen 1 MiB Chip ersetzen kann. Inzwischen sind auch Fotos solcher Platinen aufgetaucht, aber auf meinen beiden Exemplaren wurde das bisher noch nicht ausprobiert.
Die Chips liegen nun auch schon über 1 Jahr hier rum, aber ich hatte weder das richtige Werkzeug noch die Eier in der Hose, mich am Ent- und Verlöten dieser winzigen SMD-Beinchen auf einer funktionierenden Platine zu versuchen. Das Werkzeugproblem hab ich dann im Juni mit mehr Geld gelöst, als es die Sache wert ist, aber der erste Versuch auf einem geschlachteten Jetway 542C aus meinem Schrotthaufen ging fürchterlich schief: Viel Rauch, der mich nervös und ungeduldig machte, abrasierte SMD-Widerstände und SMD-Kondensatoren um den L2-Cache herum, verbogene Beinchen am Chip und abgerissene Lötpads... Beim Anlöten dann mehr und fettere Zinnbrücken produziert, als man zählen kann. Also sofort das Gleiche noch mal auf derselben Platine, Übung macht schließlich den Meister...
Nach dem 2. und 3. Versuch auf einer anderen Schrottplatine stand das Lötprotokoll einigermaßen, so daß ich mich diese Woche an das (noch) funktionierende Jetway 542C heran traute. Das Gigabyte GA-5AX ist mir dafür noch zu heilig - jedenfalls solange ich nicht sicher weiß, daß das Upgrade auch funktioniert - und auf dem Jetway waren die 1000 µF Elkos von Tayeh bereits am Aufblühen. Eine komplette Elkokur war also eh fällig, was mir etwas mehr Platz um den L2-Cache herum verschaffte:
Flußmittelreste aus allen Ecken gewaschen und das Board über Nacht auf die Heizung gelegt, damit das restliche Isopropanol verdunstet. Heute dann der erste Startversuch:
Es geht noch ,
aber das BIOS erkennt den L2-Cache nur mit einer Größe von 512 kiB und damit booten DOS und Win98SE auch ganz normal. Der Chip selbst scheint also erst einmal zu funktionieren. Daß die korrekte Größe nicht automatisch erkannt wird, hab ich schon erwartet. Nur wenige Hauptplatinen von damals erkennen die L2-Cachegröße automatisch. Meist wird sie über Widerstandsnetzwerke oder - etwas bequemer für Erweiterungen - über Jumper eingestellt. Das an sich ist auch erst einmal kein Problem: Mit einem gepatchten BIOS kann man die korrekte Größe ebenfalls programmieren.
Das hatte ich im Vorfeld schon ausprobiert. Der POST läuft damit durch, die Tabelle mit der Systemübersicht erscheint auch, aber sobald das BS geladen werden sollte, hängt der Bootvorgang fest. Ich vermute, daß die Aktivierung des L2-Caches fehlschlägt. Deaktiviert man diesen nämlich im BIOS, läuft alles wieder wie geschmiert.
Lt. Datenblatt benötigt man für 1 MiB L2-Cache zwingend den externen TAG-RAM zusätzlich zum internen. Ich vermute also, daß der Adreßspeicher noch zu klein ist. Dieser gehört auf die freien Lötpads zwischen CPU- und PS/2-Ramsockeln. Die Frage ist nun:
Wie wird der Tag-RAM-Chip angeschlossen?
Dazu gibt es leider nur eine Anleitung für das Asus P5A ein unbekanntes Gigabytes GA-5AA Mainboard mit der Baby AT Version M1542 des Aladdin V (zu erkennen daran, daß z. B. HA19 auf Pin M1 und nicht R1 liegt):
Also zum linken Schema, soweit ich das verstehe :
Die beiden links eingekreisten Widerstände R169 und R170 des Asus P5A unbekannten Mainboards führen von Pin 1 zu Pin 27 des Tag-RAMs. Auf dem Jetway könnten sie den Widerstanden R40 und R306 entsprechen. Die daran angeschlossene Leitung HA19 legt fest, ob der Cachespeicher aus einer oder zwei Bänken besteht. Das kann ich auch mittels BIOS-Patch programmieren. Evtl. brauch ich aber doch die elektrische Verbindung, falls darüber ein Signal zur Auswahl der Bank gesendet wird.
Etwas schwieriger wird dann schon die Stromversorgung des Tag-RAMs:
Von Pin 28 aus geht eine Leitung zu einem Kondensator BC26 mit den Werten 0.1U/8. Das könnte der freie Platz C13 auf dem Jetway sein.
Sind 0.1U = 0,1 µFWas bedeutet /8
Die Leitung verzweigt sich zu
- VCC3 über den Widerstand R158 (0/6/X) und zu
- VCC über den Widerstand R159 (0/6).
VCC3 könnte 3V auf dem Jetway entsprechen und der zugehörige R158 wäre dann R21. Vermutlich ist das ein 0 Ohm Widerstand.
Was bedeutet dann /6/X bei dem Wert des WiderstandsWarum ist das Ganze in einem eckigen Kasten, das VCC rechts daneben aber nicht
VCC könnte VCC auf dem Jetway sein. Da existiert aber kein weiterer Lötpunkt dazu.
Kann es sein, daß der Lötpunkt zwischen VCC und 3V auf dem Jetway für beide genutzt wirdWas bedeutet dann /6 bei dem Wert des Widerstands, der vermutlich ebenfalls 0 Ohm haben sollte